元大期货

最近，英特尔副总裁兼手艺开发卖力人Ann Kelleher 在IEDM 2022的相关记者会上示意，英特尔正在按制定里程碑前进。凭证这些里程碑，英特尔步入正轨，且处于向导职位。

Ann Kelleher 进一步指出，公司已准备进入Intel 4 制程，2023 下半年转至Intel 3 制程。虽然Intel 7 这种专著名词可能与芯片现实生产关系不大，但Ann Kelleher 示意，公司的团队正在起劲推动制程生长，以恢复英特尔昔日荣光。她也说研发预算受高层允诺保障，不会受公司成本削减影响。在她的先容中，还重申了英特尔在2030年之前实现开发具有跨越一万亿晶体管处置器的准许。

之以是会发出这样的豪言，泉源在于英特尔在刚已往的IEDM 2022上公布了多篇论文，在其中更是涉及了公司在2D质料晶体管、3D集成以及存储等手艺方面的希望。在这里，我们整合一下，以飨读者。

将硅芯片堆叠毗邻密度增添10倍的方式

熟悉芯片产业的读者应该领会，在已往多年的生长中，晶体管密度的增进速率大致相符摩尔定律，但当今芯片的经济性并没有以同样的速率提高——随着我们转向更麋集的节点，每个晶体管的价钱正在上涨。此外，一些芯片元件（如模拟缓和存）的扩展性差，使事情进一步庞大化。

因此，该行业正在团体转向基于Chiplet的高性能芯片设计。

然则，任何基于 chiplet 的设计的主要目的是在行使基于 chiplet 的方式的经济效益的同时，保留单芯片单片处置器内部数据路径的功耗和性能（延迟、带宽）的*属性，例如接纳前沿工艺制造良率更高的chiplet，使用较旧、较廉价的节点来实现密度改善较小的其他一些功效的能力。

因此，半导体霸权的战场正在从晶体管的速率转移到互连的性能，硅中介层 (EMIB) 和夹杂键合手艺等新手艺成为提高经济性的前沿。

然而，这些方式仍然会导致不能制止的性能、功耗和成本权衡。英特尔在本届IEDM上带来了他们名为《Enabling Next Generation 3D Heterogeneous Integration Architectures on Intel Process》的演讲。在其中论述了他们新的“Quasi-Monolithic Chips”(QMC) 3D 封装手艺希望解决这个问题。

顾名思义，英特尔的 QMC 旨在提供与内置在单个芯片中的互连险些相同的特征。

我们知道，用于堆叠和电毗邻形成chiplet的die的手艺可大致分为两种类型：微凸点毗邻和夹杂键合。Hybrid bonding是一种理论上可以缩短毗邻间距，换句话说，可以增添毗邻密度（面积密度）的手艺。而英特尔所先容的QMC 是一种新的夹杂键合手艺。

从相关报道可以看到，夹杂键合有三大优势，*为可以到达超细间距与超小接点尺寸，故可以到达超高I／O 数目；第二，由介电质料接合取代底部填充剂可以省去填充成本；第三，覆夹杂键合则险些没有厚度，未来生长的3D 封装手艺需要堆叠异常多层芯片，因此行使夹杂键合可以大幅削减总体厚度。

这也正是英特尔做出这个选择的缘故原由。

据英特尔在其最新论文中先容，新方案的间距小于 3 微米。这在他们去年 IEDM 上提交的研究相比，其能效和性能密度提高了 10 倍。在之前的论文中，他们先容了一种 10 微米间距的方式，但凭证新论文的宣布，获得了 10 倍的改善换而言之此，英特尔在短短几年内找到了实现 100 倍改善的途径，这注释该公司在夹杂键合方面的事情正在迅速加速。值得一提的是，QMC 还可以让多个小芯片相互垂直堆叠。

英特尔强调，该方案还能实现令人难以置信的每平方毫米数十万个毗邻的互连密度和可与单片处置器相媲美的功耗（以每比特皮焦耳 - Pj/b 为单元）。

1nm工艺以下的晶体管选择：二维质料

凭证英特尔之前宣布的工艺蹊径图，在不久的未来，他们将跨入到“埃”时代。这着实也是英特尔、imec和ASML都着名企业和研究机构对芯片制造的未来生长展望。但正如英特尔等晶圆厂从二维晶体管向三维晶体管，再向GAA晶体管转变一样。在硅质料的物理限制前面，他们也需要寻找新的解决方案。

二维质料就成为了他们的选择。

正如人人所领会的一样，随着晶体管的密度增添与栅极长度缩小，直接面临的物理限制之一是短沟道效应，其基本缘故原由为沟道区间的载子同时被栅极与源极/漏极所分享，源极和漏极的接面所造成的空匮区穿透到沟道区间，导致有用沟道长度缩小，使得栅极控制电流的能力减小。

短沟道效应发生时元件特征改变，包罗临界电压降低、次临界斜率降低、这些效应都导致泄电流增添，严重阻碍晶体管延续缩小的历程。欲制止短沟道效应，栅极长度须大于自然长度的6倍，而此自然长度与沟道的厚度成正比，而以TMD（transition metal dichalcogenides：过渡金属二硫化物）为沟道的场效应晶体管（FET）被以为是实现亚纳米节点晶体管的壮大基础手艺。

这主要是由于二维TMD没有垂直于质料平面的键结，纵然在单层的二维TMD也有高载子迁徙率的特征，这已靠近沟道厚度所能到达之极小值–即数个原子层，因此使用二维TMD做为沟道质料可以制止短沟道效应，得以制作更小的晶体管。

相关资料指出，由于缺乏垂直于质料平面的键结，其电荷载子被局限于二维质料平面，因此二维TMD富有异于块材TMD的基个性子，并可能普遍的应用于催化、电子学、光子学等领域。此外，二维TMD的载子浓度较低，可以有用地以电场控制载子浓度，这是所有二维质料所共有的特征，凭证此特征可以制做二维TMD的场效晶体管。

二维TMD场效晶体管的元件特征与传统场效晶体管具有相似之处，可以应用于电子及化学感测领域。二维TMD场效晶体管的优值（figure of merit）之一为载子迁徙率，一样平常依元件质量的差异有很大的漫衍局限，以MoS2场效晶体管为例约在1-1000 cm2/Vs，若行使特殊的元件设计制作高质量的MoS2场效晶体管则可提高载子迁徙率到34,000 cm2/Vs，云云高的载子迁徙率显示二维TMD具有很高的应用潜力。在与传统场效晶体管相对照，二维TMD场效晶体管也有其特殊之处。

在本届的IEDM上，英特尔展示了他们在该领域的两项研究功效。其中一个将以“Gate length scaling beyond Si: Mono-layer 2D Channel FETs Robust to Short Channel Effects”）为问题举行先容。如文中所述，他们接纳了典型的 TMD 二硫化钼 (MoS2) 作为沟道质料，并制作了具有 25 nm 短源漏距离的 FET 原型。具有顶栅和底栅的双栅 FET 的亚阈值斜率 (SS) 为 75 mV/dec，靠近了理想晶体管的亚阈值斜率。

二维沟道质料的厚度使得确立与纳米带的电毗邻成为一项艰难的义务，这也是英特尔的另一项研究功效“Characterization and Closed-Form Modeling of Edge/Top/Hybrid Metal-2D Semiconductor Contacts”所致力于解决的问题。在其中，他们构建了一个模子来模拟具有二维质料沟道的晶体管中沟道的接触电阻。当中二维质料为二硫化钼（MoS2），接触电极的金属为金（Au）。英特尔在上面模拟了电阻若何凭证横向重叠长度和垂直间隙长度而转变。

展望未来：制程、质料和装备架构创新以及 DTCO 和 STCO

在今年二月，Ann Kelleher公布了一篇名为《Moore’s Law – Now and in the Future》的社论，在文章中她谈到，在当前，人人都在围绕着制程和封装创新，以延续摩尔定律。

例如英特尔将随同英特尔Intel 20A工艺推出的RibbonFET晶体管（英特尔的GAA晶体管）、业界*后头供电架构PowerVia、High-NA EUV光刻机，Foveros、Foveros Omni 和 Foveros Direct等封装手艺，就是英特尔当前正在投入研发的芯片手艺。

展望未来，英特尔的研究的重点之一是微缩手艺，以在统一区域提供更多晶体管。这包罗创新的光刻手艺提高，例如分子的定向自组装 (DSA)：directed self-assembly，以提高线边缘粗拙度和边缘放置精度. 英特尔同时还研究只有几个原子厚的新型质料，以制造更薄的晶体管，缩小它们的整体尺寸。

“除了这些创新之外，我们正在确立可行的能力，以使用先进的封装手艺（例如具有不停减小的垂直接口间距的夹杂键合）将晶体管垂直堆叠在统一块硅片上或作为小芯片。将新质料、晶体管架构创新、光刻手艺突破和封装发现作为自由度，设计师只会受到他们想象力的限制。”Ann Kelleher在文章中强调。

与此同时，英特尔还在拥抱量子领域，不仅仅是以量子盘算的形式，而是通过探索物理学和质料科学中的新观点，这些观点有朝一日可能会彻底改变天下的盘算方式。

Ann Kelleher在文章中示意，摩尔定律的耐久生长需要战胜当前基于 CMOS 的盘算的功耗要求的指数增进. 为了继续，将需要在环境室温下扩展在质料（称为量子质料）中使用量子效应的超低功耗解决方案。

“在 2021 年的 IEDM 上，英特尔讲述了Beyond CMOS 器件研究的一个伟大里程碑：磁电自旋轨道逻辑器件的首次功效演示，其读写组件可在室温下运行。自旋轨道输出模块和磁电输入模块一起集成到器件中，通过施加输入电压实现磁化状态反转。依附着实现更高功效多数门（相对于 NAND 和 NOR 门）的能力，组成超低功耗多数门的三个 MESO 器件可以实现一个 1 位加法器，否则这将需要 28 个 CMOS 晶体管。”Ann Kelleher在文章中说道。

如文章开头的章节所述，Ann Kelleher在年头文章中预期的创新在公司IEDM 2022的论文中逐渐披露。Ann Kelleher 博士在今年的IEDM上还揭晓了稀奇演讲，谈到了她和英特尔对芯片未来生长的最新看法。

她在演讲中说道，75 年来，晶体管和集成电路 (IC) 创新一直是电子装备扩展的基本引擎。摩尔定律展望功效集成会随着时间的推移而增添，它继续确立在半导体工艺缩放的基础上。而随着功效集成需求的增添，协同优化时机的种别变得普遍，我们也已行使设计手艺协同优化 (DTCO)。最近，业界最先实行系统手艺协同优化 (STCO) 手艺以进一步推进功效集成。

“现在，该行业在行使延续的手艺扩展优化系统性能方面面临着一系列新的挑战和时机。提供有用的内存带宽和高效的功率传输是将手艺扩展转化为系统性能的要害挑战。此外，焦点逻辑（尺度单元）缓和存 (SRAM) 的差异扩展率与 HPC 架构对高缓存/焦点的需求相连系，通过将大型缓存与*进的节点星散来推念头遇。这需要在芯片和晶圆堆叠方面举行重大且可扩展的创新，以实现*性能和总成本。”Ann Kelleher在文章中说。

“展望未来，半导体制程、质料和装备架构创新以及 DTCO 和 STCO 将继续成为扩展手艺以实现下一代加速盘算机需求的主要创新途径。”Ann Kelleher强调。